•  实现MCU、MIPI和FPGA的完美结合，集成度高，操作灵活，可扩展性较好
•  采用全新的高性能6-LUT架构
•  无需逻辑资源的加法链结构
•  集成2个4 Lane 1.5G MIPI D-PHY和收发控制器
•  晶圆级的CSP封装
•  单芯片高性能视频MIPI桥接
•  低功耗
•  业界性能优越超高性价比FPGA（低密度FPGA市场）

FPGA

FPGA

• 2048个6输入查找表，4096个DFF存储单元   
• 逻辑性能高达200M

内嵌RAM存储器

• 8个18Kbit可编程双端口DPRAM

内嵌DSP模块

• 16个18x18 DSP可用作32个12x9 DSP单元

时钟网络

• 8个de-skew全局时钟
• 1个支持倍频、分频、及de-skew的PLL
• 6个外部时钟输入，
• 1高精度内置OSC
• 动态时钟管理系统

• 支持3.3/2.5/1.8V LVCMOS/LVTTL
• 输入上拉/下拉可控
• MIPI D-PHY Rx/Tx, LVDS Rx, LVDS Tx,BLVDS
• 支持3.3/2.5/1.8/1.2V GPIO
• LVDS I/O高达1200Mb/s

增强型8051MCU

• 8通道DMA
• 精简的指令周期（12倍于标准8051MIPS）
• 兼容标准8051指令系统
• 支持高达8M的数据/代码存储器扩展
• 片上调试系统（OCDS），支持JTAG在线调试
• 支持硬件32/16-bit MDU

• 3个16位计时器
• 1个I2C接口，1个SPI接口，2个全双工异步串行接口
• 芯片系统管理
• 支持STOP, IDLE 模式电源管理

• 2x2K*32b SRAM存储器
• 8K*32b SRAM存储器

MIPI接口

• 2通用可配置发送接收1.5Gbps D-PHY
• 2通用可配置主机/外设DSI控制器

配置

• 支持JTAG，AS和PS三种配置模式
• JTAG芯片配置，JTAG 8051调试
• 支持动态、多映像配置
• 片上4Mbit SPI接口闪存

• 使用256位AES配置文件流加解密                  
• 基于Efuse的保护功能

• 实现MCU、MIPI和FPGA的完美结合，
• 集成度高，操作灵活，可扩展性较好
• 40nm LP工艺 
• 高性能LVDS接口，性能可达1.2Gbps
• 高效的片上互连结构，MCU与FPGA之间采用标准的Memory Interface以及SFR总线互连
• MCU的通用外设无固定IO位置限制，用户可随意分配
• 低功耗，静态功耗低至40uW 
• 128位AES配置文件密钥及用户自定义安全ID

FPGA

FPGA

• 1536个4输入查找表，1024个DFF存储单元   
• 逻辑性能高达200M

内嵌RAM存储器

• 16个4.5Kbit可编程双端口DPRAM

时钟网络

• 8个de-skew全局时钟
• 2个支持倍频、分频、及de-skew的PLL
• 4个外部时钟输入，
• 1高精度内置OSC
• 动态时钟管理系统

IO特性

• 支持3.3-1.5V 单端LVCMOS/LVTTL标准
• LVDS25/sub-LVDS IO标准
• 普通IO和LVDS IO支持SDR/DDR模式
• 每个差分IO可达1200Mbps 数据传输速率
• LVDS模拟MIPI 接收D-PHY,可达1.2Gb/s
• LVDS模拟MIPI 发送D-PHY,可达800Mb/s

MCU

增强型8051MCU

• 精简的指令周期（12倍于标准8051MIPS）
• 兼容标准8051指令系统
• 支持高达8M的数据/代码存储器扩展
• 片上调试系统（OCDS）
• 支持硬件32/16-bit MDU
• 8通道DMA

外设

• 3个16位计时器
• 1个I2C接口
• 1个SPI接口
• 2个全双工异步串行接口
• 增强型运算单元，支持乘法、除法、移位等运算

芯片系统管理

• 支持STOP, IDLE 模式电源管理

内嵌存储器

• 1Kx8b 单端SRAM
• MCU专用存储

配置

• 支持JTAG，AS和PS三种配置模式
• JTAG芯片配置，
• JTAG 8051调试

安全

• 使用256位AES配置文件流加解密                  
• 基于Efuse的保护功能